

5G, 6G용 주파수체배기 구조 연구

남규현, 봉원준, 김병훈, 조주연, 송경영*, 장민호*, 장지웅*, 박준석

국민대학교, *울산과학기술대학교

nkh@kookmin.ac.kr, whoischary@naver.com, bhkim2@kookmin.ac.kr, hodunamu@kookmin.ac.kr,
*kysong@uc.ac.kr, mhjang@uc.ac.kr, jwjang@uc.ac.kr, jspark@kookmin.ac.kr

A Study on the Frequency Multiplier for 5G and 6G

Kyu Hyun Nam, Bong Won Juon, Byeong Hoon Kim, Ju Yeon Jo, Kyoung Young Song*,

Min Ho Jang*, Ji Woong Jang*, Jun Seok Park

Kookmin Univ., *Ulsan College

요약

본 논문은 밀리미터파대역(5G, 6G)의 신호를 생성하는 주파수체배기 구조에 대하여 제시한다. 제안된 구조는 넓은 주파수 범위와 낮은 전력소비로 향상된 고조파 제거율을 가진다. 넓은 대역폭을 갖기 위해 LC-tank의 디지털 제어를 통해 전체 대역을 분할한다.

I. 서론

최근 5G, 6G 분야에서는 높은 데이터 속도를 처리하기 위해서 LO(Local Oscillator)의 integrated jitter 성능을 향상시키기 위해서 다양한 구조의 밀리미터파 주파수합성기가 연구되었다. 밀리미터파 대역에서는 커패시터의 Q-factor와 전압제어발진기(VCO, Voltage Controlled Oscillator)의 위상잡음 성능이 좋지 않으며, 전력 소비가 많아진다. 그리하여 밀리미터파대역의 위상잡음 정루프(PLL, Phase Locked Loop)를 구현하는 대신 대역 내의 위상잡음 성능을 향상시킨 구조인 SSPLL(Subsampling PLL), ILPLL(Injection-Locked PLL)과 주파수체배기가 결합한 2단 구조로 구성된 주파수합성기에 관한 연구가 진행 중이다[1]-[2].

본 논문에서는 밀리미터파대역의 신호를 생성하기에 충분한 주파수체배기 구조에 대하여 설명한다.

II. 본론

본 논문에서는 TFM(Tuned-Frequency Multiplier) 기반의 주파수체배기 구조를 제안한다. 그림 1은 제안하는 주파수체배기 회로도이다. 주파수체배기 구조는 길버트셀 기반의 하모닉 생성기와(Harmonic generator)와 주파수체배기의 전력소모 감소 효과를 가진 negative- g_m 회로로 구성된다. 일반적인 길버트셀은 M_1 - M_4 의 입력과 M_5 - M_6 의 입력이 서로 다른 신호를 사용한다. 여기서 M_1 - M_4 를 50%의 비율로 주기적으로 on/off가 될 수 있도록 충분히 큰 신호를 사용하면 DBM(double balanced mixer)로 동작하게 된다. 이처럼 동작할 경우 짝수 고조파가 생성된다. 또한 제안하는 구조에서 M_5 - M_6 이 완전하게 on/off가 되는 시간을 조절하면 기존의 2배뿐만 아니라 원하는 고조파 생성이 가능하다.

제안하는 구조의 오른쪽의 negative- g_m 회로는 출력 임피던스를 동일하게 하여 전력소모를 줄이는 역할을 한다. 출력주파수를 선택하기 위해 LC-tank에서 커패시터의 값을 조절하게 되면 주파수에 따른 출력임피던스 변화하여 동일한 크기의 출력을 위해서는 더 많은 전류를 소모해야 하는 단점이 있다. 이를 해결하기 위해서 negative- g_m 회로를 추가하여 원하는




그림 1. 제안하는 주파수체배기 회로도




그림 2. 자동진폭제어루프 회로도

주파수 대역에서 동일한 임피던스를 갖도록 한다. 그 결과 저전력으로 원하는 주파수 체배가 가능하다.

그림 2는 회로의 발진을 방지하기 위한 자동진폭제어루프 회로도이다.

자동제어루프는 주파수체배기의 출력전압을 감지하여 기준전압과 비교를 한다. 이를 통해 negative- g_m 회로의 전류량을 조절하여 회로의 안전성을 향상시킨다. 해당 구조는 시뮬레이션으로 1 μ s 이하의 시간에서 안정화 되는 것을 확인하였다.

주파수체배기를 드라이브하기 위한 버퍼에도 동일한 구조를 추가하여 회로를 안정화시켰다.

III. 결론

제안하는 주파수체배기 구조의 차동입력 신호를 조절함에 따라 원하는 주파수 배율로 체배가 가능하다. 또한, 추가적인 회로인 negative- g_m 회로와 자동진폭제어루프 회로를 통해 고조파 제거율을 향상시키고, 회로의 안정화라는 결과를 내었다. 해당 구조는 50 dBc 이상의 고조파 억제율을 보인다. 이는 밀리미터파 대역에서 연구가 진행중인 저잡음 PLL과 주파수체배기의 결합구조에 사용할 수 있다.

ACKNOWLEDGMENT

이 논문은 2020년도 정부(과학기술정보통신부)의 재원으로 정보통신기획평가원의 지원을 받아 수행된 연구임 (No.2020-0-00216, 데이터 무변환 6PMP 기반 밀리미터파 대역 위상배열 송신 기술개발)

참 고 문 헌

- [1] X. Gao et al., "A 28nm CMOS digital fractional-N PLL with -245.5dB FOM and a frequency tripler for 802.11abgn/ac radio," IEEE Int. Solid-State Circuits Conf. (ISSCC) Dig. Tech. Papers, 2015, pp. 1-3.
- [2] Nam, Kyu-Hyun, Nam-Pyo Hong, and Jun-Seok Park. "A 16-times frequency multiplier for 5G synthesizer." IEEE Transactions on Microwave Theory and Techniques vol. 69, no. 11, pp. 4961-4976, 2021